Συστήματα Μικροϋπολογιστών — Φεβρουάριος 2023 (παραλλαγή Β)¶

Μεταγραφή από το στιγμιότυπο Screenshot_6.png (μόνο το θέμα 1).

Screenshot_6.png¶

Θέματα

Για ένα μικροϋπολογιστικό σύστημα με Data Bus (8-bit) και Address Bus (16-bit), να σχεδιάσετε τη συνδεσμολογία τεσσάρων ολοκληρωμένων κυκλωμάτων στατικής μνήμης, μεγέθους 2 KB η κάθε μία, ώστε να καταλαμβάνουν τις περιοχές διευθύνσεων: 3000-33FF, (Hex). (20%)

[Λείπει από τη φωτογραφία: τα υπόλοιπα θέματα της εξέτασης (η φωτογραφία καλύπτει μόνο το θέμα 1)]

Λύσεις (⚪ AI, μη επαληθευμένο)

Κατάσταση: ⚪ AI, μη επαληθευμένο Πηγή: λύσεις AI (antigravity-gemini, sonnet), ανεξάρτητη επανάληψη και αντιπαραβολή· καμία δεν έχει ελεγχθεί από άνθρωπο

Προσοχή

Λύση από AI — ελέγξτε την· δεν έχει επαληθευτεί από άνθρωπο. Η ένδειξη «δύο λύσεις συμφωνούν» δεν σημαίνει ότι η απάντηση είναι σωστή.

AI λύσεις — 2023-02-b¶

Οι λύσεις γράφτηκαν από μοντέλα AI και δεν έχουν ελεγχθεί από άνθρωπο. Η αρίθμηση ακολουθεί το αρχείο θεμάτων.

Θέμα 1¶

Αξιοπιστία: λύθηκε με βάση τις φωτογραφίες του θέματος· μία λύση AI

Στην εικόνα Screenshot_6.png η εκφώνηση αναφέρει: «1. Για ένα μικροϋπολογιστικό σύστημα με Data Bus (8-bit) και Address Bus (16-bit), να σχεδιάσετε τη συνδεσμολογία τεσσάρων ολοκληρωμένων κυκλωμάτων στατικής μνήμης, μεγέθους 2 KB η κάθε μία, ώστε να καταλαμβάνουν τις περιοχές διευθύνσεων: 3000-33FF, (Hex). (20%)»

Επισήμανση και Ανάλυση ασυμφωνίας μεγέθους / περιοχών¶

Μέγεθος περιοχής: Η περιοχή $3000\text{H} - 33\text{FFH}$ αντιστοιχεί σε εύρος: $$33\text{FFH} - 3000\text{H} + 1 = 0400\text{H} = 1024 \text{ θέσεις μνήμης} = 1\text{ KB}$$ (και όχι 2 KB ή $4 \times 2 = 8\text{ KB}$).
Σύνδεση με το κλασικό θέμα των σημειώσεων (Φεβρουάριος 2018): Στις επίσημες σημειώσεις και σε παλαιότερα θέματα του μαθήματος (Φεβρουάριος 2018), δίνεται ακριβώς το ίδιο θέμα με 4 μνήμες SRAM μεγέθους 1 KB η καθεμία (ή με 4 συνεχόμενες περιοχές 2 KB αν οι μνήμες είναι 2 KB). Στο παρόν γραπτό ο εξεταστής έγραψε είτε εκ παραδρομής «2 KB» αντί για 1 KB, είτε παραλείφθηκαν οι άλλες 3 περιοχές των 4 ΟΚΜ μετά το «3000-33FF, (Hex)».

Παρακάτω δίνεται η πλήρης μεθοδολογία και σχεδίαση: 1. Προσέγγιση Α (Βάσει της κλασικής άσκησης 1 KB ανά ΟΚΜ / περιοχή 3000H–33FFH): 2. Προσέγγιση Β (Αν πρόκειται για 4 ΟΚΜ των 2 KB σε συνεχόμενο χώρο από 3000H):

Προσέγγιση Α: Σχεδίαση με 4 ΟΚΜ για περιοχές 1 KB (όπως 3000H–33FFH)¶

Κάθε μνήμη SRAM μεγέθους 1 KB απαιτεί: $$1\text{ KB} = 2^{10} \text{ bytes} \implies \text{10 γραμμές διευθύνσεων: } A_0 \dots A_9$$ Οι γραμμές $A_0 \dots A_9$ συνδέονται απευθείας σε κάθε SRAM. Ο κοινός δίαυλος δεδομένων $D_0 \dots D_7$ συνδέεται παράλληλα και στα 4 κυκλώματα.

Χάρτης Μνήμης για την περιοχή 3000H – 33FFH:¶

\[3000\text{H} = \mathbf{0011\ 00}00\ 0000\ 0000_2$$ $$33\text{FFH} = \mathbf{0011\ 00}11\ 1111\ 1111_2$$ - Τα bits διεύθυνσης $A_9 \dots A_0$ μεταβάλλονται από $0$ έως $1$ (εσωτερική διευθυνσιοδότηση του 1 KB). - Τα bits $A_{15} \dots A_{10}$ παραμένουν **σταθερά**: $$A_{15}=0,\quad A_{14}=0,\quad A_{13}=1,\quad A_{12}=1,\quad A_{11}=0,\quad A_{10}=0\]

Αποκωδικοποίηση επιλογής $\overline{\text{CE}}$:¶

Για να ενεργοποιείται το κύκλωμα στην περιοχή 3000H–33FFH όταν η CPU εκτελεί προσπέλαση μνήμης ($\overline{\text{MREQ}} = 0$), απαιτείται: $$\overline{\text{CE}} = A_{15} + A_{14} + \overline{A_{13}} + \overline{A_{12}} + A_{11} + A_{10} + \overline{\text{MREQ}}$$ (υλοποιείται με λογικές πύλες OR / NOR).

Προσέγγιση Β: Σχεδίαση 4 ΟΚΜ των 2 KB (Συνολική μνήμη 8 KB από τη διεύθυνση 3000H)¶

Αν θεωρηθεί ότι το μέγεθος των 4 ΟΚΜ είναι πράγματι 2 KB το καθένα: - Κάθε ΟΚΜ έχει $2\text{ KB} = 2^{11} \text{ bytes} \implies$ απαιτεί 11 γραμμές διεύθυνσης ($A_0 \dots A_{10}$). - Τα 4 ΟΚΜ καταλαμβάνουν συνολικά $4 \times 2\text{ KB} = 8\text{ KB} = 2000\text{H}$ μνήμης. - Ξεκινώντας από τη διεύθυνση $3000\text{H}$, οι 4 περιοχές είναι: - $\text{SRAM}_1$: $3000\text{H} - 37\text{FFH}$ (2 KB) - $\text{SRAM}_2$: $3800\text{H} - 3\text{FFFH}$ (2 KB) - $\text{SRAM}_3$: $4000\text{H} - 47\text{FFH}$ (2 KB) - $\text{SRAM}_4$: $4800\text{H} - 4\text{FFFH}$ (2 KB)

Διασύνδεση με αποκωδικοποιητή 2-σε-4 (π.χ. 74LS139):¶

Εσωτερική διευθυνσιοδότηση: Οι γραμμές $A_0 \dots A_{10}$ συνδέονται παράλληλα στις εισόδους διευθύνσεων και των 4 κυκλωμάτων.
Δίαυλος Δεδομένων: Οι γραμμές $D_0 \dots D_7$ συνδέονται παράλληλα στα 4 κυκλώματα.
Σήματα Ελέγχου:
Το σήμα ανάγνωσης της CPU ($\overline{\text{RD}}$) συνδέεται στο $\overline{\text{OE}}$ (Output Enable) των SRAM.
Το σήμα εγγραφής της CPU ($\overline{\text{WR}}$) συνδέεται στο $\overline{\text{WE}}$ (Write Enable) των SRAM.
Αποκωδικοποίηση Επιλογής ($\overline{\text{CE}}_1 \dots \overline{\text{CE}}_4$):
Ένας αποκωδικοποιητής 2-σε-4 δέχεται στις εισόδους επιλογής τις γραμμές διευθύνσεων $A_{12}, A_{11}$.
Οι έξοδοι $\overline{Y}_0, \overline{Y}_1, \overline{Y}_2, \overline{Y}_3$ συνδέονται στα $\overline{\text{CE}}$ των $\text{SRAM}_1 \dots \text{SRAM}_4$.
Το σήμα ενεργοποίησης (Enable) του αποκωδικοποιητή οδηγείται από λογική συνάρτηση των ανώτερων γραμμών διευθύνσεων ($A_{15} \dots A_{13}$) και του $\overline{\text{MREQ}}$.

✔ Επιβεβαίωσε · ✖ Βρήκα λάθος

✖ Βρήκα λάθος στη μεταγραφή