Σύγχρονα Θέματα Αρχιτεκτονικής Υπολογιστών — Φεβρουάριος 2021¶
Screenshot_2021-02-13_at_10.09.31_PM.png¶
Για την εκτέλεση μιας διαδικασίας απαιτείται η εκτέλεση της ακολουθίας βημάτων α, β, γ, δ, ε, ζ, η και θ. Τα βήματα αυτά μπορούν να εκτελεστούν από αντίστοιχες μονάδες Α, Β, Γ, Δ, Ε, Ζ, Η και Θ με καθυστέρηση, 10 ns, 5 ns, 30 ns, 10 ns, 10 ns, 5, ns, 8 ns και 9 ns αντίστοιχα.
α. Να σχεδιάσετε το μηχανισμό μερικώς επικαλυπτόμενων λειτουργιών (pipelining) που επιτυγχάνει το μέγιστο ρυθμό ολοκλήρωσης διαδικασιών και γι' αυτό το ρυθμό, τον ελάχιστο χρόνο ολοκλήρωσης μιας διαδικασίας (latency). Να δικαιολογήσετε την σχεδίαση.
β. Να υπολογίσετε το ρυθμό ολοκλήρωσης διαδικασιών και το χρόνο που απαιτείται για την ολοκλήρωση μιας διαδικασίας.
Έχετε στη διάθεσή σας καταχωρητές που η καθυστέρησή τους είναι 1 nsec.
3.jpg¶
Άσκηση 2
Ερώτηση 1 / 1 (Συμπλήρωση Κενών (Χαλαρή Ταυτοποίηση) — 2.50 βαθμοί)
Θεωρήστε επεξεργαστή που διαθέτει κρυφή μνήμη εντολών. Σε κάθε ψηφιολέξη (byte) αντιστοιχεί μια διεύθυνση. Για την προσπέλαση της κρυφής μνήμης εντολών θεωρούμε ότι η διεύθυνση που παράγει ο επεξεργαστής αποτελείται από τρία πεδία. Το πεδίο1 αποτελείται από τα λιγότερο σημαντικά δυαδικά ψηφία της διεύθυνσης. Το πεδίο2 αποτελείται από τα αμέσως σημαντικότερα δυαδικά ψηφία της διεύθυνσης και το πεδίο3 αποτελείται από τα πιο σημαντικά δυαδικά ψηφία της διεύθυνσης που παράγει ο επεξεργαστής. Να υπολογίσετε:
Α. το μέγεθος του πλαισίου σε bytes χρησιμοποιώντας τρία ψηφία, πχ. [022]
Β. τη χωρητικότητα της κρυφής μνήμης σε Kbytes ή Mbytes δίνοντας ένα τετραψήφιο ακέραιο αριθμό και το Κ ή το Μ ανάλογα. πχ. [0012K] ή [0133M]. Εάν η χωρητικότητα μπορεί να δοθεί σε Mbytes, πρέπει να δοθεί υποχρεωτικά σε Mbytes, πχ. το 1024K πρέπει να δοθεί ως 1M.
Γ. Το πλήθος των bits που απαιτούνται για την αποθήκευση των ετικετών χρησιμοποιώντας οκτώ ψηφία, πχ. [00293940]
Δίνονται Οργάνωση κρυφής μνήμης εντολών:7-τρόπων συνόλου συσχέτισης. και εύρος πεδίων πεδίο1: 6 bits πεδίο2: 8 bits πεδίο3: 5 bits Μέγεθος του πλαισίου σε bytes = _____ Χωρητικότητα της κρυφής μνήμης σε Kbytes ή Mbytes = _____ πλήθος των bits που απαιτούνται για την αποθήκευση των ετικετών = _____
3.1.png¶
ΑΣΚΗΣΗ 3
Ερώτηση 1 / 2 (Σωστό / Λάθος — 0.75 βαθμοί)
Θεωρήστε ότι το τμήμα προγράμματος που ακολουθεί ανήκει σε πρόγραμμα που εκτελείται σε υπερβαθμωτό (superscalar) επεξεργαστή με ρυθμό αποστολής εντολών προς εκτέλεση 3.
...
1. ADD r3, r1, r2 / r3 < -- r1+r2
2. SUB r4, r1, r2 / r4 < -- r1-r2
3. NOR r6, r4, r5 / r6 < -- NOR(r4, r5)
4. ADD r3, r8, r2 / r3< -- r8+r2
5. DIV r7, r5, r2 / r7< -- r5/r2
6. LOAD r0, (r7) / r0 < -- M(r7)
7. STORE r0, (r9) / r0 -- >M(r9)
...
Να απαντήσετε εάν η ακόλουθη πρόταση είναι σωστή ή λάθος.
Σε επεξεργαστή που ισχύει το μοντέλο της ασθενούς σειριακής συνέπειας στην εκτέλεση των εντολών, η υπ' αριθμόν 3 εντολή δεν μπορεί να ολοκληρωθεί πριν την υπ' αριθμόν 2 εντολή.
- [ ] Σωστό
- [ ] Λάθος
3.1.jpg¶
Ερώτηση 1 / 2 (Σωστό / Λάθος — 0.75 βαθμοί)
-
Θεωρήστε ότι το τμήμα προγράμματος που ακολουθεί ανήκει σε πρόγραμμα που εκτελείται σε υπερβαθμωτό (superscalar) επεξεργαστή με ρυθμό αποστολής εντολών προς εκτέλεση 2.
...
1. DIV r7, r5, r3 / r7< -- r5/r3
2. AND r6, r4, r5 / r6 < -- AND(r4, r5)
3. ADD r3, r8, r2 / r3< -- r8+r2
4. LOAD r0, (r7) / r0 < -- M(r7)
5. STORE r0, (r9) / r0 --> M(r9)
6. ADD r3, r1, r0 / r3 < -- r1+r0
7. SUB r4, r1, r2 / r4 < -- r1-r2
8. LOAD r0, (r7) / r0 < -- M(r7)
9. ADD r3, r1, r0 / r3 < -- r1+r0
10. STORE r7, (r9) / r7 --> M(r9)
...
Να απαντήσετε εάν η ακόλουθη πρόταση είναι σωστή ή λάθος.
Σε επεξεργαστή που ισχύει το μοντέλο της ασθενούς σειριακής συνέπειας στην προσπέλαση της μνήμης, η υπ' αριθμόν 5 εντολή μπορεί να ολοκληρωθεί πριν την υπ' αριθμόν 4 εντολή.
- [ ] Σωστό
- [ ] Λάθος
Σημείωση: η φωτογραφία περιέχει χειρόγραφες απαντήσεις φοιτητή.
3.2.png¶
ΑΣΚΗΣΗ 3
Ερώτηση 2 / 2 (Σωστό / Λάθος — 0.75 βαθμοί)
Θεωρήστε ότι το τμήμα προγράμματος που ακολουθεί ανήκει σε πρόγραμμα που εκτελείται σε υπερβαθμωτό (superscalar) επεξεργαστή με ρυθμό αποστολής εντολών προς εκτέλεση 5.
...
1. ADD r3, r1, r6 / r3 < -- r1+r6
2. SUB r4, r1, r2 / r4 < -- r1-r2
3. XOR r6, r4, r5 / r6 < -- XOR(r4, r5)
4. ADD r3, r8, r2 / r3< -- r8+r2
5. LOAD r0, (r9) / r0 < -- M(r9)
6. DIV r7, r5, r2 / r7< -- r5/r2
7. STORE r1, (r0) / r1 -- > M(r0)
...
Να απαντήσετε εάν η ακόλουθη πρόταση είναι σωστή ή λάθος.
Σε επεξεργαστή που ισχύει το μοντέλο της ασθενούς σειριακής συνέπειας στην εκτέλεση των εντολών, η υπ’ αριθμόν 5 εντολή δεν μπορεί να ολοκληρωθεί πριν την υπ’ αριθμόν 3 εντολή.
- [ ] Σωστό
- [ ] Λάθος