Λογική Σχεδίαση 2 & Εργαστήριο — Ιούνιος 2021 — στιγμιότυπα eClass (φάση άγνωστη)¶

Μεταγραφή από τα αρχεία: 2.jpg, 2_1.PNG, 2_2.jpg, 2_6.jpg, 727.png, Screenshot_3.png, Screenshot_5.png, Screenshot_8.png, f58a4f5835d85c64.jpg, image8.png, rom.png, caa.PNG, er1.PNG, 20210627_125402.jpg, 202106291529450001.jpg.

2.jpg¶

Άσκηση 2 Καλή επιτυχία

Ερώτηση 1 / 1 (Συμπλήρωση Κενών (Αυστηρή Ταυτοποίηση) — 100 βαθμοί)

Θέλουμε να φτιάξουμε το διάγραμμα μετάβασης καταστάσεων για ένα κύκλωμα με 3 εισόδους και 27 καταστάσεις. Συμπληρώστε με αριθμούς τα ακόλουθα :

Από κάθε κατάσταση του διαγράμματος θα ξεκινούν [ ] τόξα μετάβασης, ενώ για την υλοποίηση του κυκλώματος θα απαιτηθούν κατ' ελάχιστο [ ] ακολουθιακά στοιχεία.

2_1.PNG¶

Η τρέχουσα κατάσταση στο σύγχρονο ακολουθιακό κύκλωμα της εικόνας είναι $Q_3\ Q_2\ Q_1 = 010$. Ποια θα είναι η επόμενη κατάσταση του ?

[Σχήμα: σύγχρονο ακολουθιακό κύκλωμα με τρία flip-flop τύπου T (T3, T2, T1) και εξόδους Q3, Q2, Q1 (με συμπληρωματικές εξόδους Q̄3, Q̄2, Q̄1)· το ρολόι clk (με κόκκινες γραμμές) συνδέεται και με τα τρία flip-flop· πολυπλέκτης 2→1 με εισόδους 0 και 1 και είσοδο επιλογής s, που συνδέεται με την έξοδο Q3· πύλες NOT, AND, XNOR (με φυσαλίδα στην έξοδο) και XOR· ένα μικρό σύμβολο πάνω αριστερά [δυσανάγνωστο]

[ ] $Q_3\ Q_2\ Q_1 = 0\ 0\ 0$
[ ] $Q_3\ Q_2\ Q_1 = 0\ 0\ 1$
[ ] $Q_3\ Q_2\ Q_1 = 0\ 1\ 0$
[ ] $Q_3\ Q_2\ Q_1 = 0\ 1\ 1$

Σημείωση: το στιγμιότυπο κόβεται στο κάτω άκρο· μετά την τελευταία φαινόμενη επιλογή ενδέχεται να υπάρχουν κι άλλες επιλογές που δεν φαίνονται.

2_2.jpg¶

Ερώτηση 1 (Συμπλήρωση Κενών (Αυστηρή Ταυτοποίηση) — 100 βαθμοί)

Για τη δημιουργία ενός σήματος χρονισμού, κατασκευάσαμε το ακόλουθο λογικό διάγραμμα βασιζόμενο σε δύο μετρητές 74163. Τροφοδοτούμε αυτό το κύκλωμα με συχνότητα εισόδου 8 Hz. Κάθε πότε το σήμα χρονισμού γίνεται 1 (ισοδύναμα, ποια είναι η περίοδος του) ?

[Σχήμα: κύκλωμα με δύο μετρητές 74163. Και τα δύο έχουν ακροδέκτες clk, $\overline{\text{Clear}}$, $\overline{\text{Load}}$, ENP, ENT, I0–I3, Q0–Q3 και RCO. Είσοδος «Συχνότητα εισόδου» στα clk, συνδέσεις σε Vdd, πύλη AND και έξοδος «Σήμα χρονισμού». Οι ακριβείς συνδέσεις δεν είναι πλήρως ευανάγνωστες από τη λοξή φωτογραφία.]

Το σήμα χρονισμού γίνεται 1 κάθε _____ sec.

2_6.jpg¶

Ερώτηση 1 (Πολλαπλής Επιλογής (Μοναδική Απάντηση) — 100 βαθμοί)

Διαθέτετε ένα PLA με 4 εισόδους και 4 εξόδους. Ο πίνακας γινομένων (AND array) του PLA αποτελείται από 7 πύλες AND. Επιλέξτε το μέγιστο σύνολο από τις παρακάτω συναρτήσεις που μπορεί ταυτόχρονα να εμφωλευθεί εντός αυτού του PLA

$F(a,b,c) = ac' + a'bc$
$G(a,b,c,d) = a'cd' + ab'c'd$
$H(a,b,c,d) = a + b'cd' + abcd + ab'd$
$J(a,b,c,d) = a'b'c'd' + ab'cd' + abcd' + ab'$
[ ] $\{F, G, H, J\}$, δηλαδή και οι 4 συναρτήσεις.
[ ] Οποιοδήποτε σύνολο 3 συναρτήσεων εκ των 4 δοθέντων.
[ ] Οποιοδήποτε σύνολο 3 συναρτήσεων εκ των 4 δοθέντων, που δεν περιλαμβάνει τις H και J ταυτόχρονα.
[ ] Οποιοδήποτε σύνολο 2 συναρτήσεων εκ των 4 δοθέντων.
[ ] Μόνο κάποιο από τα σύνολα $\{F,G\}$, $\{F,H\}$, $\{F,J\}$, $\{G,H\}$ και $\{G,J\}$
[ ] Μόνο 1 από τις δοθείσες συναρτήσεις.

727.png¶

Ερώτηση 1 (Συμπλήρωση Κενών (Αυστηρή Ταυτοποίηση) — 100 βαθμοί)

Δίδεται το παρακάτω λογικό διάγραμμα ενός καταχωρητή πολλαπλών λειτουργιών, όπου το σήμα S1 εφαρμόζεται στην είσοδο ελέγχου κάθε πολυπλέκτη με τη μεγαλύτερη βαρύτητα και το S0 σε αυτή με τη μικρότερη βαρύτητα. Στις εισόδους του καταχωρητή εφαρμόζουμε τις κυματομορφές που φαίνονται παρακάτω. Ζητείται να συμπληρώσετε την τιμή του καταχωρητή (Q3 Q2 Q1 Q0) στις χρονικές στιγμές που επισημαίνονται στο σχήμα, χρησιμοποιώντας δεκαεξαδικό. Χρησιμοποιήστε κεφαλαίους Αγγλικούς χαρακτήρες για τις τιμές A έως F.

[Σχήμα 1: καταχωρητής 4 bit με τέσσερα flip-flops D (έξοδοι Q3, Q2, Q1, Q0 και συμπληρωματικές Q̄3, Q̄2, Q̄1, Q̄0)· ρολόι clk (κόκκινη γραμμή)· σήματα S1 και S0· τέσσερις πολυπλέκτες 4→1 με εισόδους 3, 2, 1, 0 και επιλογές 2^1, 2^0· είσοδοι δεδομένων I3, I2, I1, I0 και 0 στο κάτω μέρος του σχήματος· έξοδοι D3, D2, D1, D0]

[Σχήμα 2: κυματομορφές χρονισμού: I[3:0] με διαδοχικές τιμές $C_{16}$, $E_{16}$, $6_{16}$, $7_{16}$· σήματα S1, S0 και clk· κατακόρυφες διακεκομμένες γραμμές στις χρονικές στιγμές t1, t2, t3 και t4]

Τη χρονική στιγμή t1 η τιμή του καταχωρητή (Q3 Q2 Q1 Q0) είναι [_____]

Τη χρονική στιγμή t2 η τιμή του καταχωρητή (Q3 Q2 Q1 Q0) είναι [_____]

Τη χρονική στιγμή t3 η τιμή του καταχωρητή (Q3 Q2 Q1 Q0) είναι [_____]

Τη χρονική στιγμή t4 η τιμή του καταχωρητή (Q3 Q2 Q1 Q0) είναι [_____]

Screenshot_3.png¶

[στιγμιότυπο οθόνης eClass: μενού πλοήγησης και χρονόμετρο παραλείπονται]

Ερώτηση 1 (Συμπλήρωση Κενών (Αυτόματη Ταυτοποίηση) — 100 βαθμοί)

Ποιος είναι ο μέγιστος συνολικός αριθμός τόξων μετάβασης που μπορεί να υπάρχουν στο διάγραμμα μετάβασης καταστάσεων ενός κυκλώματος με 4 εισόδους, 2 εξόδους και 5 καταστάσεις;

Ο μέγιστος αριθμός τόξων που μπορεί να υπάρχουν είναι: [κενό πεδίο απάντησης]

[Η κάτω περιοχή της εικόνας περιέχει κείμενο μηνύματος φοιτητή, όχι μέρος της εξέτασης· δεν μεταγράφεται.]

Screenshot_5.png¶

Δίδεται το παρακάτω λογικό διάγραμμα ενός καταχωρητή πολλαπλών λειτουργιών, με αρνητικά ακμοπυροδοτούμενα FF όπου το σήμα S1 εφαρμόζεται στην είσοδο ελέγχου κάθε πολυπλέκτη με τη μεγαλύτερη βαρύτητα και το S0 σε αυτή με τη μικρότερη βαρύτητα. Θεωρήστε ότι στον καταχωρητή έχουμε αρχικά αποθηκεύσει το δεκαεξαδικό A (R3 R2 R1 R0 = 1 0 1 0). Στις εισόδους του καταχωρητή εφαρμόζουμε τις κυματομορφές που φαίνονται παρακάτω. Ζητείται να συμπληρώσετε την τιμή του καταχωρητή στις χρονικές στιγμές που επισημαίνονται στο σχήμα, χρησιμοποιώντας δεκαεξαδικό. Χρησιμοποιήστε κεφαλαίους Αγγλικούς χαρακτήρες για τις τιμές A έως F.

[Σχήμα 1: τέσσερα flip-flop R3, R2, R1, R0 με κοινό σήμα ρολογιού clk· κάθε flip-flop τροφοδοτείται από πολυπλέκτη 4→1 με εισόδους 3, 2, 1, 0 και σήματα ελέγχου S1, S0· εισόδοι D3, D2, D1, D0 προς τους πολυπλέκτες]

[Σχήμα 2: χρονογράμματα CLK, S1, S0 και D[3:0]. Οι χρονικές στιγμές t1, t2, t3 και t4 επισημαίνονται με κάθετες γραμμές. Τιμές του D[3:0] στο σχήμα: B16, D16, 4_16. Οι μεταβάσεις του D[3:0] βρίσκονται κοντά στις t1, t2 και t4.]

[Λείπει από τη φωτογραφία: τα πεδία απάντησης για τις χρονικές στιγμές t1, t2, t3 και t4.]

Screenshot_8.png¶

Σημείωση: το στιγμιότυπο είναι από συνομιλία Discord. Μεταγράφηκε μόνο το ενσωματωμένο θέμα· το κείμενο της συνομιλίας και τα ονόματα χρηστών έχουν παραληφθεί. Η αρχή της εκφώνησης δεν φαίνεται.

[Σχήμα: διάγραμμα ROM με δίαυλο διευθύνσεων Address Bus [11:0] (12 γραμμές) και δίαυλο δεδομένων Data Bus [7:0]. Η ROM δέχεται Address Bus [6:0] ως A8[6:0] και δίνει έξοδο D[7:0]. Οι γραμμές Address Bus [11], [10], [9], [8], [7] οδηγούν πύλη AND, της οποίας η έξοδος συνδέεται στο CS (με άνω γραμμή, χαμηλής ενεργοποίησης). Η είσοδος OE (με άνω γραμμή) συνδέεται με το RD (με άνω γραμμή).]

Συμπληρώστε με δεκαδικό αριθμό.

Το μέγεθος της μνήμης ROM είναι ________ Bytes.

Συμπληρώστε με δεκαδικό ψηφία και κεφαλαίους Αγγλικούς χαρακτήρες για τις τιμές A, B, C, D, E, F.

Η ROM καταλαμβάνει τις διευθύνσεις μνήμης από την ________ έως την ________.

f58a4f5835d85c64.jpg¶

Ερώτηση 1 (Συμπλήρωση Κενών (Αυστηρή Ταυτοποίηση) — 100 βαθμοί)

Ένα σύγχρονο ακολουθιακό κύκλωμα απαιτεί κατ' ελάχιστο για την υλοποίηση του 5 ακολουθιακά στοιχεία. Συμπληρώστε με αριθμό :

Όταν για την υλοποίηση ισοδυνάμου κυκλώματος χρησιμοποιηθεί η κωδικοποίηση one-hot encoding θα απαιτηθούν το πολύ [_____] ακολουθιακά στοιχεία.

image8.png¶

Το σύγχρονο ακολουθιακό κύκλωμα του παρακάτω σχήματος βασίζεται σε έναν μετρητή των 4 δυαδικών ψηφίων με σύγχρονη είσοδο φόρτωσης. Θεωρήστε ότι αρχικά ο μετρητής έχει μια τυχαία τιμή. Μετά από κάποιους κύκλους ο μετρητής θα αρχίσει να παράγει μια επαναλαμβανόμενη ακολουθία τιμών. Συμπληρώστε την επαναλαμβανόμενη παραγόμενη ακολουθία, γράφοντας με αύξουσα σειρά τις τιμές της, χωρισμένες με κόμμα και χωρίς κενά.

(Για παράδειγμα αν η επαναλαμβανόμενη ακολουθία είναι 11 έως 13, 0 έως 4 και πάλι από την αρχή γράψτε 0,1,2,3,4,11,12,13)

[Σχήμα: μετρητής 4-bit με εισόδους Load (ενεργή στο 0), Clear (ενεργή στο 0, συνδεδεμένη στο 1), I3, I2, I1, I0 και εξόδους Q3, Q2, Q1, Q0. Οι είσοδοι I2 και I1 συνδέονται στο 0. Η είσοδος Load οδηγείται από πύλη NAND. Υπάρχουν δύο αντιστροφείς (NOT) και γραμμές ανάδρασης από τις εξόδους Q0, Q1, Q2, Q3 προς την πύλη NAND και τους αντιστροφείς· η ακριβής σύνδεση των γραμμών εκτιμήθηκε από το σχήμα.]

Η επαναλαμβανόμενη ακολουθία είναι η ______

rom.png¶

Στο σχήμα (α) δίνεται το λογικό διάγραμμα ενός σύγχρονου ακολουθιακού κυκλώματος με μία είσοδο E. Στο λογικό διάγραμμα χρησιμοποιείται ένας πολυπλέκτης 2 σε 1 με σήμα ελέγχου το E καθώς και ένας αποκωδικοποιητής 2 σε 4. Αποφασίσαμε να υλοποιήσουμε αυτό το κύκλωμα αντικαθιστώντας το συνδυαστικό του μέρος με μία ROM, όπως φαίνεται στο σχήμα (β). Συμπληρώστε με ένα δεκαεξαδικό ψηφίο τα περιεχόμενα που θα πρέπει να προγραμματίσουμε εντός της ROM στις διευθύνσεις που σας υποδεικνύουν. Χρησιμοποιείστε Αγγλικά κεφαλαία γράμματα για τυχόν τιμές A έως F.

[Σχήμα (α): σύγχρονο ακολουθιακό κύκλωμα με είσοδο E, πολυπλέκτη 2 σε 1 (είσοδοι 0 και 1, επιλογή E), flip-flops D (έξοδος Q_3), T (έξοδος Q_2) και JK (είσοδοι J_1, K_1, έξοδος Q_1), λογικές πύλες, αποκωδικοποιητή 2 σε 4 (είσοδοι 2^1 και 2^0, έξοδοι 0 έως 3) και ρολόι clk]

[Σχήμα (β): ROM 16 × 4 με διευθύνσεις A_3, A_2, A_1, A_0 και εξόδους D_3, D_2, D_1, D_0. Το A_3 συνδέεται με το E, τα CS̅ και OE̅ συνδέονται στη γείωση (Gnd), και υπάρχουν flip-flops D, T και JK με ρολόι clk]

Στη θέση μνήμης 5 (0101) πρέπει να προγραμματίσουμε εντός της ROM τη τιμή [κενό πλαίσιο απάντησης]

Στη θέση μνήμης E (1110) πρέπει να προγραμματίσουμε εντός της ROM τη τιμή [κενό πλαίσιο απάντησης]

caa.PNG¶

Η τρέχουσα κατάσταση στο σύγχρονο ακολουθιακό κύκλωμα της εικόνας είναι Q3 Q2 Q1 = 0 1 1. Ποια θα είναι η επόμενη κατάσταση του ?

[Σχήμα: σύγχρονο ακολουθιακό κύκλωμα με τρία flip-flop T (T3, T2, T1) με εξόδους Q3, Q2, Q1 (και Q̄3, Q̄2, Q̄1), ρολόι clk, πολυπλέκτη 2→1 (είσοδοι 0 και 1, επιλογέας s), δύο πύλες τύπου XOR ή XNOR (η μία με φυσαλίδα εισόδου) και μία πύλη NAND]

[ ] Q3 Q2 Q1 = 0 0 0
[ ] Q3 Q2 Q1 = 0 0 1
[ ] Q3 Q2 Q1 = 0 1 0
[ ] Q3 Q2 Q1 = 0 1 1
[ ] Q3 Q2 Q1 = 1 0 0
[ ] Q3 Q2 Q1 = 1 0 1
[ ] Q3 Q2 Q1 = 1 1 0
[ ] Q3 Q2 Q1 = 1 1 1 [δυσανάγνωστο: η γραμμή είναι κομμένη στο κάτω άκρο της εικόνας]

Σημείωση: η επιλογή Q3 Q2 Q1 = 1 1 1 φαίνεται μόνο εν μέρει.

er1.PNG¶

Ερώτηση 1 (Συμπλήρωση Κενών (Αυστηρή Ταυτοποίηση) — 100 βαθμοί)

Για τη δημιουργία ενός σήματος χρονισμού, κατασκευάσαμε το ακόλουθο λογικό διάγραμμα βασιζόμενο σε δύο μετρητές 74163. Τροφοδοτούμε αυτό το κύκλωμα με συχνότητα εισόδου 16 Hz. Κάθε πότε το σήμα χρονισμού γίνεται 1 (ισοδύναμα, ποια είναι η περίοδός του) ?

[Σχήμα: δύο μετρητές 74163 σε σειρά (αριστερά και δεξιά), με είσοδο ρολογιού clk που τροφοδοτείται από τη "Συχνότητα εισόδου", εισόδους Clear, Load, ENP, ENT, I0–I3, εξόδους Q0–Q3 και RCO, και είσοδο Vdd στο αριστερό μετρητή. Πύλη AND (με κύκλο σε μία είσοδο) με εισόδους από τις εξόδους των μετρητών· η έξοδός της οδηγεί το "Σήμα χρονισμού". Ακριβείς συνδέσεις Clear, RCO και εξόδων Q προς την πύλη AND [δυσανάγνωστο].]

Το σήμα χρονισμού γίνεται 1 κάθε [κενό πεδίο] sec.

Επιπλέον πηγές χωρίς μεταγραφή εδώ (λύσεις → 2021-06-c.solutions.md, ή διπλότυπες φωτογραφίες της ίδιας σελίδας): 20210627_125402.jpg, 202106291529450001.jpg

Λύσεις (🟡 community)

Κατάσταση: 🟡 community Πηγή: φωτογραφίες χειρόγραφων λύσεων φοιτητή (χωρίς επίσημο κλειδί)

Προσοχή

Η λύση του 20210627_125402.jpg («ΘΕΜΑ 8») ξεκινά από την τρέχουσα κατάσταση Q3Q2Q1 = 000, ενώ το κύκλωμα της συνεδρίας με τα T flip-flop δίνει Q3Q2Q1 = 010· δεν είναι σαφές ότι αφορά το ίδιο θέμα. Ο αριθμός «ΘΕΜΑ 8» δεν εμφανίζεται στα θέματα της συνεδρίας. Ο 202106291529450001.jpg (κύκλωμα με είσοδο E και δύο flip-flop D) δεν αντιστοιχεί ρητά σε εκφώνηση της συνεδρίας· η φάση εξέτασης είναι άγνωστη.

Λύσεις — Λογική Σχεδίαση ΙΙ — Ιούνιος 2021 (στιγμιότυπα)¶

Χειρόγραφες λύσεις φοιτητή. Δεν είναι επίσημη λύση και η αντιστοίχισή τους με συγκεκριμένα θέματα της συνεδρίας δεν επιβεβαιώνεται.

20210627_125402.jpg¶

ΘΕΜΑ 8

$Q_3 Q_2 Q_1 = 000$

$T_2 = Q_2 \ \mathrm{XNOR} \ Q_1 = 0 \ \mathrm{XNOR} \ 0 = 1$

$S_1 = Q_2 = 0$

$R_1 = \overline{Q_2} = 1$

S1	R1
0	1

Ο Decoder παίρνει 00 άρα μόνο $Q_0 = 1$

$\Rightarrow J_3 K_3 = 00$

Τρέχουσα κατ. $Q_3 Q_2 Q_1$	Επόμενη κατ. $Q_3 Q_2 Q_1$	Είσοδοι FFs $J_3 K_3$ $T_2$ $S_1 R_1$
0 0 0	0 1 0	00 1 01

Σημείωση: η φωτογραφία περιέχει χειρόγραφες απαντήσεις φοιτητή.

202106291529450001.jpg¶

9   10  11  12
s1  s2  s3  s4
00  01  10  11

Άσκηση 1¶

είσοδος $E$	παρ. κατ. $Q_1 Q_0$	επομ. κατ. $Q_1^* Q_0^*$	είσοδος D f-f $D_1 D_0$
0	0 0	0 1	0 1
0	0 1	1 0	1 0
0	1 0	1 1	1 1
0	1 1	0 0	0 0
1	0 0	1 1	1 1
1	0 1	0 0	0 0
1	1 0	0 1	0 1
1	1 1	1 0	1 0

\[D_0 = Q_0'$$ $$D_1 = E \oplus Q_1 \oplus Q_0\]

[Σχήμα: Χάρτης Karnaugh για το $D_1$ συναρτήσει των $E$ και $Q_1 Q_0$.]

[Σχήμα: Λογικό διάγραμμα με 2 D flip-flops ($Q_1, Q_0$), πύλη XOR που παράγει το $D_1 = E \oplus Q_1 \oplus Q_0$, ανατροφοδότηση του $Q_0'$ στο $D_0$, και κοινό ρολόι clk.]

Άσκηση 2¶

έτσι λειτουργεί ως D f-f $\uparrow$

[Σχήμα: 4-bit καταχωρητής ολίσθησης (serial input $D$, serial out) υλοποιημένος με SR flip-flops συνδεδεμένα ως D flip-flops. Οι είσοδοι $E$ και $clk$ οδηγούνται σε πύλη NAND που τροφοδοτεί τις εισόδους ρολογιού των flip-flops.]

NAND επειδή θέλω να είναι θετικα ακμοπυρ. το register

όταν $E=0$ δεν περνάει το clock άρα παγώνει ο καταχωρητής

✔ Επιβεβαίωσε · ✖ Βρήκα λάθος

✖ Βρήκα λάθος στη μεταγραφή

είσοδος \(E\)	παρ. κατ. \(Q_1 Q_0\)	επομ. κατ. \(Q_1^* Q_0^*\)	είσοδος D f-f \(D_1 D_0\)
0	0 0	0 1	0 1
0	0 1	1 0	1 0
0	1 0	1 1	1 1
0	1 1	0 0	0 0
1	0 0	1 1	1 1
1	0 1	0 0	0 0
1	1 0	0 1	0 1
1	1 1	1 0	1 0

είσοδος \(E\)	παρ. κατ. \(Q_1 Q_0\)	επομ. κατ. \(Q_1^* Q_0^*\)	είσοδος D f-f \(D_1 D_0\)
0	0 0	0 1	0 1
0	0 1	1 0	1 0
0	1 0	1 1	1 1
0	1 1	0 0	0 0
1	0 0	1 1	1 1
1	0 1	0 0	0 0
1	1 0	0 1	0 1
1	1 1	1 0	1 0

είσοδος \(E\)	παρ. κατ. \(Q_1 Q_0\)	επομ. κατ. \(Q_1^* Q_0^*\)	είσοδος D f-f \(D_1 D_0\)
0	0 0	0 1	0 1
0	0 1	1 0	1 0
0	1 0	1 1	1 1
0	1 1	0 0	0 0
1	0 0	1 1	1 1
1	0 1	0 0	0 0
1	1 0	0 1	0 1
1	1 1	1 0	1 0